site logo: www.epochtimes.com

补上学研缺口 台国研院推晶片级先进封装平台布局后摩尔时代

国研院半导体中心13日发表“晶片级先进封装研发平台”,提升学研单位验证及半导体产业技术优势。(侯骏霖/大纪元)
人气: 36
【字号】    
   标签: tags: , , , ,

【大纪元2026年01月13日讯】(大纪元记者侯骏霖台湾台北报导)在先进制程逼近物理极限、人工智慧(AI)与高效能运算(HPC)对算力与频宽需求快速升温下,国研院台湾半导体研究中心13日发表“晶片级先进封装研发平台”,主打以晶片级、开放式的先进封装技术,补上学研与产业在后摩尔时代的研发缺口,协助台湾半导体产业从制程优势,进一步延伸至系统整合与应用创新。

国科会主委、国研院董事长吴诚文致词时指出,AI新时代竞争不只在算法与软体,更取决于能否整合算力、感测、通讯与能源效率的硬体系统。

吴诚文说,未来AI应用将不再局限于云端,而是深入家庭、个人与各式服务型机器人,带动智慧城市与健康服务等产业发展,其中先进封装更是串联晶片、系统与终端应用的关键。

随着制程微缩逐渐趋缓,传统系统单晶片(SoC)在效能扩展、良率与成本上的限制日益浮现,产业开始转向以异质整合的先进封装技术。国研院半导体中心主任刘建男形容,“平房不够就往高楼大厦发展”,透过整合运算、记忆体与高速传输等不同功能的小晶片,能提升系统效能、降低整体成本,成为延续摩尔定律的重要路径。

目前业界量产最成熟的先进封装技术之一为台积电的 CoWoS(Chip-on-Wafer-on-Substrate),透过中介层晶圆与基板,实现运算晶片与高频宽记忆体的高密度整合,具备良率高、稳定度佳的优势,但制程成本与产能门槛相对较高,学研单位难以取得验证资源。

相较之下,国研院此次发表 CoCoB(Chip-on-Chip-on-Board)技术,采取“去除基板”的封装架构,直接将中介层晶片对接电路板,可缩短讯号传输距离、提升整合密度,并降低制程复杂度与开发成本,适合于学研单位与新创团队前瞻技术的验证。

国研院半导体中心副主任庄英宗指出,CoCoB的技术挑战在于电路板平坦度不足,团队透过材料与接合技术突破,使高密度微小连接点进行对接,展现下一代先进封装的技术潜力,预期助攻AI、高频通讯、硅光子、量子运算与智慧机器人的研发趋势。

责任编辑:杜文卿

评论